Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Libros - Springer-Verlag New York Inc. - 9781475770360 - 18 de marzo de 2013
En caso de que portada y título no coincidan, el título será el correcto

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Precio
Mex$ 1.540
sin IVA

Pedido desde almacén remoto

Entrega prevista 27 de jul. - 6 de ago.
Recibe notificaciones sobre nuevos lanzamientos de Gary D. Hachtel

Nuestros clientes opinan:

Política de devolución de 14 días conforme a la legislación europea de protección de los consumidores
Mejor valorado en Trustpilot
Añadir a tu lista de deseos de iMusic

Aún no valorado

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Medios de comunicación Libros     Paperback Book   (Libro con tapa blanda y lomo encolado)
Publicado 18 de marzo de 2013
ISBN13 9781475770360
Editores Springer-Verlag New York Inc.
Páginas 564
Dimensiones 178 × 254 × 31 mm   ·   1,03 kg
Lengua Inglés  

Más del mismo editor

Ver todo de Gary D. Hachtel ( Ej. Paperback Book y Hardcover Book )