RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design -  - Libros - Sutherland HDL - 9781546776345 - 10 de junio de 2017
En caso de que portada y título no coincidan, el título será el correcto

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Precio
Mex$ 2.078
sin IVA

Pedido desde almacén remoto

Entrega prevista 2 - 18 de nov.
Los regalos de Navidad se podrán canjear hasta el 31 de enero
Añadir a tu lista de deseos de iMusic

Aún no valorado

Medios de comunicación Libros     Book
Publicado 10 de junio de 2017
ISBN13 9781546776345
Editores Sutherland HDL
Dimensiones 150 × 220 × 20 mm   ·   644 g