SystemVerilog for Hardware Description: RTL Design and Verification - Vaibbhav Taraate - Libros - Springer Verlag, Singapore - 9789811544040 - 11 de junio de 2020
En caso de que portada y título no coincidan, el título será el correcto

Vaibbhav Taraate
SystemVerilog for Hardware Description: RTL Design and Verification 2020 edition

Recibe un correo electrónico cuando el artículo esté disponible
¿Tienes un perfil? Iniciar sesión
Recibe notificaciones sobre nuevos lanzamientos de Vaibbhav Taraate

Nuestros clientes opinan:

Política de devolución de 14 días conforme a la legislación europea de protección de los consumidores
Mejor valorado en Trustpilot
Añadir a tu lista de deseos de iMusic

Aún no valorado

This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.

252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill

Medios de comunicación Libros     Hardcover Book   (Libro con lomo y cubierta duros)
Publicado 11 de junio de 2020
ISBN13 9789811544040
Editores Springer Verlag, Singapore
Páginas 252
Dimensiones 150 × 220 × 20 mm   ·   562 g

Mas por Vaibbhav Taraate

Mostrar todo

Más del mismo editor

Ver todo de Vaibbhav Taraate ( Ej. Paperback Book y Hardcover Book )