Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Libros - Springer - 9780792397465 - 30 de junio de 1996
En caso de que portada y título no coincidan, el título será el correcto

Gary D. Hachtel
Logic Synthesis and Verification Algorithms 1996 edition

Recibe un correo electrónico cuando el artículo esté disponible
¿Tienes un perfil? Iniciar sesión

Nuestros clientes opinan:

Política de devolución de 14 días conforme a la legislación europea de protección de los consumidores
Mejor valorado en Trustpilot
Añadir a tu lista de deseos de iMusic

También disponible como:

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

564 pages, biography

Medios de comunicación Libros     Hardcover Book   (Libro con lomo y cubierta duros)
Publicado 30 de junio de 1996
ISBN13 9780792397465
Editores Springer
Páginas 564
Dimensiones 178 × 254 × 35 mm   ·   1,41 kg
Lengua Inglés  

Mere med samme udgiver

Ver todo de Gary D. Hachtel ( Ej. Paperback Book y Hardcover Book )